高速信號(hào)仿真分析SI
來(lái)源：龍人計(jì)算機(jī)研究所 作者：站長(zhǎng) 時(shí)間：2006-11-25 09:30:49
| 龍人PCB通過(guò)使用HSPICE和IBIS模型，可以對(duì)背板、單板進(jìn)行高速SI仿真分析服務(wù)，解決常見(jiàn)高速信號(hào)質(zhì)量問(wèn)題，如：時(shí)序問(wèn)題、反射reflection、過(guò)沖overshoot、振鈴ringing、串?dāng)_crosstalk、電源地彈power/groudn bounce、EMC/EMI問(wèn)題，提供SI/PI問(wèn)題分析診斷和對(duì)策處理解決方案:如:走線拓?fù)浣Y(jié)構(gòu)，芯片驅(qū)動(dòng)能力分析，端接匹配電阻方案等,優(yōu)化原理圖設(shè)計(jì). |
隨著集成電路的工作速度不斷提高，電路的復(fù)雜性不斷增加，多層板和高密度電路板的出現(xiàn)等 等都對(duì)PCB板級(jí)設(shè)計(jì)提出了更新更高的要求。尤其是半導(dǎo)體技術(shù)的飛速發(fā)展，數(shù)字器件復(fù)雜度越來(lái)越 高，門(mén)電路的規(guī)模達(dá)到成千上萬(wàn)甚至上百萬(wàn)，現(xiàn)在一個(gè)芯片可以完成過(guò)去整個(gè)電路板的功能，從而 使相同的PCB上可以容納更多的功能。PCB已不僅僅是支撐電子元器件的平臺(tái)，而變成了一個(gè)高性能 的系統(tǒng)結(jié)構(gòu)。這樣，信號(hào)完整性EMC在PCB板級(jí)設(shè)計(jì)中成為了一個(gè)必須考慮的一個(gè)問(wèn)題。
傳統(tǒng)的PCB板的設(shè)計(jì)依次經(jīng)過(guò)電路設(shè)計(jì)、版圖設(shè)計(jì)、PCB制作等工序，而PCB的性能只有通過(guò)一系列儀 器測(cè)試電路板原型來(lái)評(píng)定。如果不能滿足性能的要求，上述的過(guò)程就需要經(jīng)過(guò)多次的重復(fù)，尤其是 有些問(wèn)題往往很難將其量化，反復(fù)多次就不可避免。這些在當(dāng)前激烈的市場(chǎng)競(jìng)爭(zhēng)面前，無(wú)論是設(shè)計(jì) 時(shí)間、設(shè)計(jì)的成本還是設(shè)計(jì)的復(fù)雜程度上都無(wú)法滿足要求。在現(xiàn)在的PCB板級(jí)設(shè)計(jì)中采用電路板級(jí)仿 真已經(jīng)成為必然。基于信號(hào)完整性的PCB仿真設(shè)計(jì)就是根據(jù)完整的仿真模型通過(guò)對(duì)信號(hào)完整性的計(jì)算 分析得出設(shè)計(jì)的解空間，然后在此基礎(chǔ)上完成PCB設(shè)計(jì)，最后對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證是否滿足預(yù)計(jì)的信號(hào)完 整性要求。如果不能滿足要求就需要修改版圖設(shè)計(jì)。與傳統(tǒng)的PCB板的設(shè)計(jì)相比既縮短了設(shè)計(jì)周期， 又降低了設(shè)計(jì)成本。
一款好的PCB設(shè)計(jì)，可以給生產(chǎn)帶來(lái)便利并節(jié)約成本。而設(shè)計(jì)好的PCB并不是拿到板廠就可以生產(chǎn) 加工的，前期的PCB資料處理決定著對(duì)此產(chǎn)品研發(fā)、成本和品質(zhì)控制，因此需要PCB設(shè)計(jì)人員在熟悉掌 握相關(guān)軟件應(yīng)用的基礎(chǔ)上，還要了解流程、工藝和PCB板高速信號(hào)完整性、抗干擾設(shè)計(jì)及電磁兼容等 相關(guān)的知識(shí)。
不重視PCB的設(shè)計(jì)往往會(huì)對(duì)公司造成極大的損失，重復(fù)的改板，影響了產(chǎn)品推向市場(chǎng)的時(shí)間，增 加了研發(fā)投入，降低了產(chǎn)品的質(zhì)量和競(jìng)爭(zhēng)力，增加了售后服務(wù)，甚至造成整個(gè)項(xiàng)目投資的失敗。
===============================================================================
一、PCB設(shè)計(jì)基礎(chǔ)
PCB概述
PCB設(shè)計(jì)的發(fā)展歷史
PCB疊層
20－H原則
3－W原則
二、PCB的電氣性能
導(dǎo)線電阻；
電感和電容：
特征阻抗；
傳輸延遲（高頻板）；
衰減與損耗；
外層電阻；
內(nèi)層絕緣電阻。
三、PCB的抗干擾設(shè)計(jì)
形成干擾的基本三個(gè)要素
抗干擾設(shè)計(jì)的基本原則
PCB設(shè)計(jì)的一般原則
印制電路板抗干擾措施
特殊系統(tǒng)的抗干擾措施
總結(jié)：降低噪聲與電磁干擾的一些經(jīng)驗(yàn)
四、信號(hào)完整性設(shè)計(jì)
關(guān)于高速電路
高速信號(hào)的確定
什么是傳輸線
所謂傳輸線效應(yīng)
關(guān)于通孔的設(shè)計(jì)
避免傳輸線效應(yīng)的方法
高速設(shè)計(jì)中多層PCB的疊層問(wèn)題
高速設(shè)計(jì)中的各種信號(hào)線特點(diǎn)
SI問(wèn)題的常見(jiàn)起因
SI設(shè)計(jì)準(zhǔn)則設(shè)計(jì)的實(shí)現(xiàn)
SI問(wèn)題及解決方法
五、仿真模型的理解和使用
SPICE模型簡(jiǎn)介
IBIS模型基礎(chǔ)(Input/Output Buffer Information Specification(Ver3.2 Now))
IBIS模型文件示例
IBIS模型的構(gòu)成
Visual IBIS Editor 介紹 |
