�。�1）盡量在關(guān)鍵元件，如ROM、RAM等芯片旁邊安裝去耦電容。實(shí)際上，印制電路板走線、引腳連線和接線等都可能含有較大的電感效應(yīng)。大的電感可能會在Vcc走線上引起嚴(yán)重的開關(guān)噪聲尖峰。防止Vcc走線上開關(guān)噪聲尖峰的唯一方法，是在VCC與電源地之間安放一個0.1uF的電子去耦電容。如果電路板上使用的是表面貼裝元件，可以用片狀電容直接緊靠著元件，在Vcc引腳上固定。最好是使用瓷片電容，這是因?yàn)檫@種電容具有較低的靜電損耗（ESL）和高頻阻抗，另外這種電容溫度和時間上的介質(zhì)穩(wěn)定性也很不錯。盡量不要使用鉭電容，因?yàn)樵诟哳l下它的阻抗較高。

　　在安放去耦電容時需要注意以下幾點(diǎn)：

　　·在印制電路板的電源輸入端跨接100uF左右的電解電容，如果體積允許的話，電容量大一些則更好。

　　·原則上每個集成電路芯片的旁邊都需要放置一個0.01uF的瓷片電容，如果電路板的空隙太小而放置不  下時，可以每10個芯片左右放置一個1～10的鉭電容。

　　· 對于抗干擾能力弱、關(guān)斷時電流變化大的元件和RAM、ROM等存儲元件，應(yīng)該在電源線（Vcc）和地線之間接入去耦電容。

　　·電容的引線不要太長，特別是高頻旁路電容不能帶引線。

 

　�。�2）在元器件的布局方面，應(yīng)該把相互有關(guān)的元件盡量放得靠近一些，例如，時鐘發(fā)生器、晶振、CPU的時鐘輸入端都易產(chǎn)生噪聲，在放置的時候應(yīng)把它們靠近些。對于那些易產(chǎn)生噪聲的器件、小電流電路、大電流電路開關(guān)電路等，應(yīng)盡量使其遠(yuǎn)離單片機(jī)的邏輯控制電路和存儲電路（ROM、RAM），如果可能的話，可以將這些電路另外制成電路板，這樣有利于抗干擾，提高電路工作的可靠性。

 

      （3）在單片機(jī)控制系統(tǒng)中，地線的種類有很多，有系統(tǒng)地、屏蔽地、邏輯地、模擬地等，地線是否布局合理，將決定電路板的抗干擾能力。

在設(shè)計(jì)地線和接地點(diǎn)的時候，應(yīng)該考慮以下問題：

　　·邏輯地和模擬地要分開布線，不能合用，將它們各自的地線分別與相應(yīng)的電源地線相連。在設(shè)計(jì)時，模擬地線應(yīng)盡量加粗，而且盡量加大引出端的接地面積。一般來講，對于輸入輸出的模擬信號，與單片機(jī)電路之間最好通過光耦進(jìn)行隔離。

　　·在設(shè)計(jì)邏輯電路的印制電路版時，其地線應(yīng)構(gòu)成閉環(huán)形式，提高電路的抗干擾能力。

　　·地線應(yīng)盡量的粗。如果地線很細(xì)的話，則地線電阻將會較大，造成接地電位隨電流的變化而變化，致使信號電平不穩(wěn)，導(dǎo)致電路的抗干擾能力下降。在布線空間允許的情況下，要保證主要地線的寬度至少在2～3mm以上，元件引腳上的接地線應(yīng)該在1.5mm左右。

　　·要注意接地點(diǎn)的選擇。當(dāng)電路板上信號頻率低于1MHz時，由于布線和元件之間的電磁感應(yīng)影響很小，而接地電路形成的環(huán)流對干擾的影響較大，所以要采用一點(diǎn)接地，使其不形成回路。當(dāng)電路板上信號頻率高于10MHz時，由于布線的電感效應(yīng)明顯，地線阻抗變得很大，此時接地電路形成的環(huán)流就不再是主要的問題了。所以應(yīng)采用多點(diǎn)接地，盡量降低地線阻抗。

　　·由于電路板的一個過孔會帶來大約10pF的電容效應(yīng)，這對于高頻電路，將會引入太多的干擾，所以在布線的時候，應(yīng)盡可能地減少過孔的數(shù)量。再有，過多的過孔也會造成電路板的機(jī)械強(qiáng)度降低。

　　·數(shù)據(jù)線的寬度應(yīng)盡可能地寬，以減小阻抗。數(shù)據(jù)線的寬度至少不小于0.3mm（12mil），如果采用0.46～0.5mm（18mil～20mil）則更為理想。

　　·電源線的布置除了要根據(jù)電流的大小盡量加粗走線寬度外，在布線時還應(yīng)使電源線、地線的走線方向與數(shù)據(jù)線的走線方身一致在布線工作的最后，用地線將電路板的底層沒有走線的地方鋪滿，這些方法都有助于增強(qiáng)電路的抗干擾能力。