PCB系統(tǒng)設(shè)計(jì)的電源完整性分析技術(shù)分析
來(lái)源：龍人計(jì)算機(jī)研究所 作者：chirly 時(shí)間：2009-08-28 15:55:16
為了滿(mǎn)足業(yè)內(nèi)高端設(shè)計(jì)者對(duì)于高性能電子產(chǎn)品的需求，Mentor Graphics（Mentor Graphics）推出了一款HyperLynx PI（電源完整性）產(chǎn)品，該產(chǎn)品不僅提供簡(jiǎn)單易學(xué)、操作便捷，又精確的分析，讓團(tuán)隊(duì)成員能夠設(shè)計(jì)可行的電源供應(yīng)系統(tǒng)；同時(shí)縮短設(shè)計(jì)周期，減少原型生成、重復(fù)制造，也相應(yīng)降低產(chǎn)品成本。
隨著當(dāng)今各種高性能/高密度/高腳數(shù)集成電路的出現(xiàn)，傳輸系統(tǒng)的設(shè)計(jì)越來(lái)越需要工程師與布局設(shè)計(jì)人員的緊密合作，以確保能夠透過(guò)眾多PCB電源與接地結(jié)構(gòu)，為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號(hào)完整性（SI）分析和確認(rèn)產(chǎn)品組件，Mentor Graphics目前為用戶(hù)提供的高性能電子產(chǎn)品設(shè)計(jì)堪稱(chēng)業(yè)內(nèi)最全面最具實(shí)用性的解決方案。
“我們擁有非常高端的用戶(hù)，受到高性能集成電路多重電壓等級(jí)和電源要求的驅(qū)使，需要在一個(gè)單一的PCB中設(shè)計(jì)30余套電力供應(yīng)結(jié)構(gòu)。”Mentor Graphics副總裁兼系統(tǒng)設(shè)計(jì)事業(yè)部總經(jīng)理Henry Potts表示。“上述結(jié)構(gòu)的設(shè)計(jì)需要快速而準(zhǔn)確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息，電源與接地層結(jié)構(gòu)和解藕電容數(shù)(de-coupling capacitor number)以及位置都可以決定，得以避免過(guò)于保守的設(shè)計(jì)和高昂的產(chǎn)品成本�！�
全球領(lǐng)先的信號(hào)和電源完整性培訓(xùn)供應(yīng)商Bogatin Enterprises總裁Eric Bogatin 博士表示：“在當(dāng)今電子產(chǎn)品領(lǐng)域，電源完整性設(shè)計(jì)是一個(gè)無(wú)法回避的問(wèn)題。不但要將效能發(fā)揮到極至，也無(wú)法承擔(dān)過(guò)度設(shè)計(jì)所增加的成本。隨著產(chǎn)品的噪聲耐量、阻抗目標(biāo)及電層分割（split plane）問(wèn)題，每件產(chǎn)品的配電系統(tǒng)（PDN）都是定制的。在設(shè)計(jì)電源傳輸系統(tǒng)時(shí)，HyperLynx PI可以幫助工程師制定更具成本效益的設(shè)計(jì)原則，并為設(shè)計(jì)周期早期可能發(fā)生的各種重要的‘假設(shè)性’設(shè)計(jì)問(wèn)題提供解答，避免昂貴的先制作再測(cè)試 (build-it and test-it) 理性例行作業(yè)。Mentor Graphics在HyperLynx PI產(chǎn)品中運(yùn)用的PCB設(shè)計(jì)流程為用戶(hù)提供了精確性、操作簡(jiǎn)便性和透明完整性最佳組合。擁有了這些性能，工程師便能夠憑借最具成本效益、性能最佳的產(chǎn)品以最迅速的方式打開(kāi)市場(chǎng)，同時(shí)避免昂貴又耗時(shí)的原型制作與重新設(shè)計(jì)�！�
當(dāng)前產(chǎn)品不斷向低耗電發(fā)展的趨勢(shì)促使高性能IC采用多電壓位準(zhǔn)-- 有些非常極低。由于更低的電壓，DC電力與雜訊邊際(noise margin)都非常小。這就需要在PCB上建立許多電源供應(yīng)結(jié)構(gòu)，也需要非常純凈的電源。首要課題時(shí)要定義電源與接地分割層，以避免過(guò)高的電流密度與 DC壓降。HyperLynx PI產(chǎn)品可提供包含實(shí)際IC腳位與模型的異常電源接地層結(jié)構(gòu)布局前與事后分析。分析結(jié)果分為視頻和文本兩類(lèi)，讓設(shè)計(jì)人員能夠迅速判斷并解決電源和/或接地層結(jié)構(gòu)問(wèn)題。
其次是提供電源完整性或無(wú)雜訊的電源。設(shè)計(jì)者需要解耦電容的數(shù)量和位置，其目的在于避免過(guò)于保守（或過(guò)度）運(yùn)用旁路電容而節(jié)省元件成本和電路板面積。設(shè)計(jì)者肯能也希望PCB制造材料和疊構(gòu)（stack-up）進(jìn)行多次實(shí)驗(yàn)，以找到最具成本效益的電力解決方案。 HyperLynx PI產(chǎn)品提供精確的電源完整性分析，讓設(shè)計(jì)者能夠確定最佳解耦電容數(shù)量、位置與數(shù)值。有了上述這些信息，設(shè)計(jì)者可以做到“一次設(shè)計(jì)便告成功 ”（correct-by-design）的電源結(jié)構(gòu)布局，以及擺放解耦電容位置達(dá)到單次就成功(single-pass)的電源完整性設(shè)計(jì)。
HyperLynx PI產(chǎn)品與HyperLynx SI（信號(hào)完整性）產(chǎn)品組件配套使用，提供關(guān)于當(dāng)今高性能產(chǎn)品最全面的分析與確認(rèn)解決方案。HyperLynx SI產(chǎn)品包括全部訊號(hào)完整性與延遲分析功能，適用于傳統(tǒng)平行（同步）、先進(jìn)記憶體（DDR、 DDR2、DDR3-來(lái)源同步）和SERDES系列（異步）匯流排互連。
隨著當(dāng)今各種高性能/高密度/高腳數(shù)集成電路的出現(xiàn)，傳輸系統(tǒng)的設(shè)計(jì)越來(lái)越需要工程師與布局設(shè)計(jì)人員的緊密合作，以確保能夠透過(guò)眾多PCB電源與接地結(jié)構(gòu)，為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號(hào)完整性（SI）分析和確認(rèn)產(chǎn)品組件，Mentor Graphics目前為用戶(hù)提供的高性能電子產(chǎn)品設(shè)計(jì)堪稱(chēng)業(yè)內(nèi)最全面最具實(shí)用性的解決方案。
“我們擁有非常高端的用戶(hù)，受到高性能集成電路多重電壓等級(jí)和電源要求的驅(qū)使，需要在一個(gè)單一的PCB中設(shè)計(jì)30余套電力供應(yīng)結(jié)構(gòu)。”Mentor Graphics副總裁兼系統(tǒng)設(shè)計(jì)事業(yè)部總經(jīng)理Henry Potts表示。“上述結(jié)構(gòu)的設(shè)計(jì)需要快速而準(zhǔn)確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息，電源與接地層結(jié)構(gòu)和解藕電容數(shù)(de-coupling capacitor number)以及位置都可以決定，得以避免過(guò)于保守的設(shè)計(jì)和高昂的產(chǎn)品成本�！�
全球領(lǐng)先的信號(hào)和電源完整性培訓(xùn)供應(yīng)商Bogatin Enterprises總裁Eric Bogatin 博士表示：“在當(dāng)今電子產(chǎn)品領(lǐng)域，電源完整性設(shè)計(jì)是一個(gè)無(wú)法回避的問(wèn)題。不但要將效能發(fā)揮到極至，也無(wú)法承擔(dān)過(guò)度設(shè)計(jì)所增加的成本。隨著產(chǎn)品的噪聲耐量、阻抗目標(biāo)及電層分割（split plane）問(wèn)題，每件產(chǎn)品的配電系統(tǒng)（PDN）都是定制的。在設(shè)計(jì)電源傳輸系統(tǒng)時(shí)，HyperLynx PI可以幫助工程師制定更具成本效益的設(shè)計(jì)原則，并為設(shè)計(jì)周期早期可能發(fā)生的各種重要的‘假設(shè)性’設(shè)計(jì)問(wèn)題提供解答，避免昂貴的先制作再測(cè)試 (build-it and test-it) 理性例行作業(yè)。Mentor Graphics在HyperLynx PI產(chǎn)品中運(yùn)用的PCB設(shè)計(jì)流程為用戶(hù)提供了精確性、操作簡(jiǎn)便性和透明完整性最佳組合。擁有了這些性能，工程師便能夠憑借最具成本效益、性能最佳的產(chǎn)品以最迅速的方式打開(kāi)市場(chǎng)，同時(shí)避免昂貴又耗時(shí)的原型制作與重新設(shè)計(jì)�！�
當(dāng)前產(chǎn)品不斷向低耗電發(fā)展的趨勢(shì)促使高性能IC采用多電壓位準(zhǔn)-- 有些非常極低。由于更低的電壓，DC電力與雜訊邊際(noise margin)都非常小。這就需要在PCB上建立許多電源供應(yīng)結(jié)構(gòu)，也需要非常純凈的電源。首要課題時(shí)要定義電源與接地分割層，以避免過(guò)高的電流密度與 DC壓降。HyperLynx PI產(chǎn)品可提供包含實(shí)際IC腳位與模型的異常電源接地層結(jié)構(gòu)布局前與事后分析。分析結(jié)果分為視頻和文本兩類(lèi)，讓設(shè)計(jì)人員能夠迅速判斷并解決電源和/或接地層結(jié)構(gòu)問(wèn)題。
其次是提供電源完整性或無(wú)雜訊的電源。設(shè)計(jì)者需要解耦電容的數(shù)量和位置，其目的在于避免過(guò)于保守（或過(guò)度）運(yùn)用旁路電容而節(jié)省元件成本和電路板面積。設(shè)計(jì)者肯能也希望PCB制造材料和疊構(gòu)（stack-up）進(jìn)行多次實(shí)驗(yàn)，以找到最具成本效益的電力解決方案。 HyperLynx PI產(chǎn)品提供精確的電源完整性分析，讓設(shè)計(jì)者能夠確定最佳解耦電容數(shù)量、位置與數(shù)值。有了上述這些信息，設(shè)計(jì)者可以做到“一次設(shè)計(jì)便告成功 ”（correct-by-design）的電源結(jié)構(gòu)布局，以及擺放解耦電容位置達(dá)到單次就成功(single-pass)的電源完整性設(shè)計(jì)。
HyperLynx PI產(chǎn)品與HyperLynx SI（信號(hào)完整性）產(chǎn)品組件配套使用，提供關(guān)于當(dāng)今高性能產(chǎn)品最全面的分析與確認(rèn)解決方案。HyperLynx SI產(chǎn)品包括全部訊號(hào)完整性與延遲分析功能，適用于傳統(tǒng)平行（同步）、先進(jìn)記憶體（DDR、 DDR2、DDR3-來(lái)源同步）和SERDES系列（異步）匯流排互連。
