對于硬件電子產(chǎn)品設(shè)計(jì)者，面臨的PCB設(shè)計(jì)越來越復(fù)雜。管腳越來越密的高級封裝器件被使用，單位面積的網(wǎng)絡(luò)密度不斷提高，給布線帶來更大的壓力。同時，更多的工程師已經(jīng)不滿足自動布線器100%布通率的要求，希望能夠進(jìn)行電氣規(guī)則約束布線，滿足信號完整性要求。 

　　當(dāng)前國內(nèi)設(shè)計(jì)狀況類似，很多高速設(shè)計(jì)還處在方案討論階段，或原型樣機(jī)階段。工程師預(yù)見或者已經(jīng)觀察到一些問題，如過沖、欠沖、振蕩、串?dāng)_等問題。但是對整個高速問題的起因，對高速分析仿真方法不太了解，往往把高速數(shù)字電路設(shè)計(jì)和射頻設(shè)計(jì)當(dāng)做同樣問題對待。感覺實(shí)際高速分析中，時序分析也是數(shù)字電路設(shè)計(jì)中的一個關(guān)鍵卻往往被忽略。除了分析外，為了減小傳輸線效應(yīng)，縮小PCB面積，高密度設(shè)計(jì)實(shí)現(xiàn)也是一個問題。但在國內(nèi)，由于擔(dān)心串?dāng)_，開發(fā)周期或者調(diào)測方面的問題，往往采用多個單板，將設(shè)計(jì)密度降低。

　　作高速PCB設(shè)計(jì)，前仿真分析很關(guān)鍵，這些包括器件選擇、模型編輯、信號分配、匹配策略和層疊設(shè)計(jì)等。前仿真分析不能僅僅在原理圖階段，使用拓樸結(jié)構(gòu)編輯，還必須使用PCB LAYOUT工具進(jìn)行布局探測和預(yù)布線分析，估計(jì)實(shí)現(xiàn)難度和布線方法。同時對于分配好的平面層先作電源分割，安排好布線層的優(yōu)先級，最大限度避免關(guān)鍵信號的跨分割。

　　完成原理圖，一般工程師就迫不及待的開始PCB設(shè)計(jì)。建議可以花一天或兩天的時間檢查一下原理圖。因?yàn)榈搅撕笃�，如果發(fā)現(xiàn)原理圖設(shè)計(jì)有誤，更改的代價就太大了。開始PCB設(shè)計(jì)，不要忙著布線，先好好布局。根據(jù)經(jīng)驗(yàn)，PCB設(shè)計(jì)時間一般按照三三制分配，布局占1/3時間，布線占1/3，檢查1/3。布局相當(dāng)關(guān)鍵，有經(jīng)驗(yàn)的工程師在布局同時，已經(jīng)有了關(guān)鍵布線的規(guī)劃。布局一般本著先大后小，先關(guān)鍵后次要，先放置有定位要求的器件，布局時，除了考慮布線質(zhì)量，對測試，加工等問題也要考慮，權(quán)衡各方面因素。

　　手工布線現(xiàn)在還是大部分工程師的選擇，因?yàn)楹芏嗳藢ψ詣硬季�的結(jié)果不是很滿意。其實(shí)現(xiàn)在一些高級EDA工具，自動布線已經(jīng)相當(dāng)智能化。自動布線，并不意味著全部交給工具去做，還有很多需要人干預(yù)的地方。個人經(jīng)驗(yàn)認(rèn)為，網(wǎng)絡(luò)分類(class)，布線優(yōu)先級設(shè)置，布線規(guī)則是影響布通率和布線效果的主要因素。

　　有人也稱PCB設(shè)計(jì)是從抽象概念到實(shí)際產(chǎn)品的轉(zhuǎn)化。PCB設(shè)計(jì)實(shí)際是一項(xiàng)混合技術(shù)。要求設(shè)計(jì)者對電路原理、電磁場、布線算法、生產(chǎn)加工、測試等各方面知識都要有所了解，所以一名優(yōu)秀的PCB抄板工程師應(yīng)當(dāng)注意學(xué)習(xí)這些知識。